# PATENT ABSTRACTS OF JAPAN

(11)Publication number: 63-031280 (43)Date of publication of application: 09.02.1988

(51)Int.Cl. H04N 5/335

(21)Application number: 61-173688 (71)Applicant: HITACHI LTD

HITACHI DEVICE ENG CO LTD

(22)Date of filing: 25.07.1986 (72)Inventor: FURUICHI KAZUTERU


TAKEMOTO KAYAO

## (54) IMAGE PICKUP DEVICE

## (57)Abstract:

PURPOSE: To contrive the realization of an electronic system and to improve the reliability by carrying out an automatic sensitivity setting corresponding to both fields by one counter circuit forming the number of rows corresponding to an interlace scanning.

CONSTITUTION: The sweeping operation of an optical signal already stored in the respective picture element cells of a second row is performed in parallel with the reading operation of a first row. Accordingly, the reading operation of the second row (vertical scanning line V2, horizontal signal line HS2) by a vertical shift register VSR for reading by a vertical scanning operation, an interlace gate circuit ITG and a driving circuit DV is carried out after the reading operation of the first row, so that the storage time of the photodiode of the picture element cell disposed on the second row is the reading time of the picture element cell of the first row. Thereby, the substantial storage time of the photodiode can be reduced to 1/3, namely, the sensitivity can be reduced to 1/3.



## **LEGAL STATUS**

Date of request for examination

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(9) 日本国特許庁(JP)

① 特許出願公開

#### 昭63-31280 ② 公開特許公報(A)

(a) Int Cl.4

識別記号

庁内整理番号

❸公開 昭和63年(1988)2月9日

H 04 N 5/335

Q-8420-5C

審査請求 未請求 発明の数 1 (全12頁)

の発明の名称 撮像装置

> ②特 顧 昭61-173688

願 昭61(1986)7月25日 22出

個発 明 者 古市 和照

千葉県茂原市早野3681番地 日立デバイスエンジニアリン

グ株式会社内

個発 明 者 竹本 一八男 千葉県茂原市早野3300番地 株式会社日立製作所茂原工場

株式会社日立製作所

⑪出 願 人 ⑪出 願 人 日立デバイスエンジニ 東京都千代田区神田駿河台4丁目6番地 千葉県茂原市早野3681番地

アリング株式会社

②代 理 人 弁理士 小川 勝男 外1名

1. 発明の名称

摄像装置

## 2. 特許請求の範囲

1. 二次元状に配列された複数個の画業セルの信 号をインターレス方式で時系列的に出力させる 第1の走査囲路と、上記第1の走査問路による 垂直走査方向の選択アドレスと独立したアドレ スによりインターレス方式での垂直走査方向の 選択動作を行う第2の走査国路とを含む固体護 像装置と、上記固体摄像装置の続み出し信号を 受けて、所定の絞り量に対応した基準信号を参 瞬して上記第2走査回路のアドレス指定情報を **得る囲路と、このアドレス指定情報を受けて1** フィールド分の感謝制御畳を超えるアドレス指 定に対して次のフィールドの第1の走査圏路の 入力タイミング信号を利用して上記第2走査測 路の入力タイミング信号を発生させるタイミン グ発生国路とを含む態度制御国路とを具備する ことを特徴とする議像装置。

- 2、上記タイミング発生開路は、上記1フィール **ド分の行数を計数することのできる!つのダウ** ンカウンタ回路と、上配1フィールド分の行数 を招えるアドレス程官情報を検出する海軍団路 とを含むものであることを特徴とする特許請求 の範囲第1項記載の提像装置。
- 3. 上記録体摄像装置を構成する上記二次元状に 配置される護索セルは、光電変換素子と垂直走 査線にその制御端子が結合されるスイッチ素子 及び水平走査線にその鎖御端子が結合されるス イッチ素子からなり、翔じ行に配置された面素 セルの出力ノードが共進に結合される水平信号 締と、上記筆商走査線にその輔御端子が結合さ れ、上記水平信号線を一封の出力信号線に結合 させる一対のスイッチ素子からなり、上記第1 の走査回路を構成する垂直シフトレジスタと上 記集 2 の走査回路を構成する垂直シフトレジス 夕は、上記垂直走査線の両端に上記一対のスイ ッチ案子に対応してそれぞれ配置されるもので あることを特徴とする特許請求の範囲第1又は

第2項記載の摄像装置。

#### 3. 発明の詳細な説明

### (産業上の利用分野)

この発明は、摄像装置に関するもので、例えば、 光電変換業子により形成される画素信号をMOS FBT (絶縁ゲート形電界効果トランジスタ)を 介して取り出し、その態度が可変にされる機能を 持つ固体摄像装置を用いたものに利用して有効な 結場に関するものである。

#### (従来の技術)

従来より、フォトダイオードとスイッチMOSPETとの組み合わせからなる園体機像装置が公知である。このような固体摄像装置に関しては、 例えば特開昭56-152382号公報がある。 上記固体撮像装置を利用した監視用又は家庭用等のテレジジョンカメラでは、光学レンズに自動被 り機構が設けられている。

## [発明が解決しようとする問題点]

上記自動紋り機構付のレンズは、比較的複雑な 機械部品を必要とし、テレジジョンカメラにおけ るレンズ部の大型化及び高コスト化の原因となっている。また、上記自動紋り機構は、比較的複雑な機械部晶からなるため、機械的機構部分の摩託による信頼性の点で問題がある。

この発明の目的は、簡単な感度制御回路によって電子式の自動紋りを実現した機像装置を提供することにある。

この発明の前記ならびにそのほかの目的と新規 な特徴は、本明編書の記述および版付図版から明 らかになるであろう。

### (問題点を解決するための手段)

合わせて描かれている。

本顧において開示される発明のうち代表的なも のの概要を簡単に説明すれば、下記の適りである。 すなわち、二次元状に配列された複数個の画業セ ルの信号をインターレス方式で時系列的に出力さ せる第1の走査回路と、上記第1の走査回路に出 る垂直走査方向の選択アドレスと独立したアドレ スによりインターレス方式での垂直走査方向の選択 択動作を行う第2の走査回路とを含む個体機像装置の燃度制御のために、上記個体機像装置の燃度制御のために、上記個体機像装置の燃度制御のために、上記個体機像装置の燃度制御のために、上記個体機像装置の燃度制御のために、上記個体機像装置の燃度

3

出し信号と所定の被り量に対応した基準信号を参 願して上記第2走査問路のアドレス指定情報を形 成し、このアドレス指定情報を受けて1フィール ド分の密度制御體を超えるアドレス指定に対して 次のフィールドの第1の定査回路の入力タイミン が信号を利用して上配第2走斎回路の入力タイミ ング信号を発生させる。

## (作用)

上記した手段によれば、インターレス走査に対 応した行数を形成する1つのカウンタ回路によっ て、両フィールドに対応した自動密度(自動被り 量)設定を行うことができる。

## (実施報)

第1図には、この発明に係る機像装置に用いられるTSL(Transversal Signal Line)方式の感度可変機能が付加された個体操像装置の一実施例の嬰部回路図が示されている。同図の各国路累子は、公知の半導体集積回路の製造技術によって、特に制限されないが、単結晶シリンコンのような「個の半導体基板上において形成される。词

図の主要なブロックは、実際の幾何学的な配置に

例示的に示されている水平走査線H1は、同図において緩方向に延長され、同じ列に配置される 画素セルのスイッチMOSPETQ2, Q6等の ゲートに共通に結合される。他の列に配置される 画業セルも上配同様に対応する水平走査線 H 2 等 に結合される。

この実施例では、固体摄像装置に対して実質的 な自動紋り機能を付加するため、言い換えるなら ば、フォトダイオードに対する実質的な蓄積時間 を可変にするため、上記画案アレイを構成する水 平信号線HS1ないしHS4等の両端に、それぞ れスイッチMOSFETQ8、Q9及びQ26、 Q28が設けられる。右端側に配置される上記ス イッチMOSFETQ8、Q9は、上記水平信号 線HS1,HS2をそれぞれ経方向に延長される 田力線 V S に結合させる。この出力線 V S は、端 子Sに結合され、この嫡子Sを介して外部に殺け られるプリアンプの人力に読み出し個号が伝えら れる。また、左端側に配置される上記スイッチM OSPETQ26、Q28は、上記水平信号線引 S1、HS2をそれぞれ縦方向に延長されるダミ - (リセット) 出力線DVSに結合させる。この 出力線 DVSは、特に制限されないが、端子RV に結合され、必要なら上記ダミー出力線 DVSの 信号を外部に送出できるようにしている。

この実施例では、特に制限されないが、上記各 行の水平钳号線HS1ないしHS4には、機子R Pから水平帰線期間において供給されるリセット 信号によってオン状態にされるスイッチMOSP BTQ27、Q29等が設けられる。これらのM OSFETQ27、Q29等のオン状態によって、 上記ダミー出力線RVから一定のバイアス電圧が 各水平信号線HS1ないしHS4に与えられる。 上記のようなリセット用MOSFETQ27、Q 29等が設けられる理由は、次の遣りである。上 記水平信号線HS1ないしHS4に結合されるス イッチMOSFETのドレイン等の半導体領域も 感光性を持つことがあり、このような寄生フォト ダイオードにより形成される偽信号 (スメア、ブ ルーミング)が、非選択時にフローティング状態 にされる水平信号線に蓄積される。そこでこの実 施例では、上述のように水平帰線期間を利用して、 全ての水平循界線 H S 1 ないし H S 4 を所定のパ

7

イアス電圧 V B にリセットするものである。これにより、選択される水平信号線に関しては、常に上記偽信号をリセットした状態から適素信号を取り出すものであるため、出力される画像信号に含まれる偽信号を大幅に低波できる。なお、上記偽信号(スメア、ブルーミング)に関しては、例えば、特開昭 5 7 - 1 7 2 7 6 号公報に詳細に述べるれている。

上記水平走査線H1ないしH2等には、水平シフトレジスタHSRにより形成された水平走査信号が供給される。

上記商業アレイPDにおける垂直選択動作(水平走査動作)を行う走査個路は、次の各回路により構成される。

この実施例では、上記画業アレイPDの水平信号線HS1ないしHS4等の両端に、一対のスイッチMOSPETQ8、Q9等及びスイッチMOSPETQ26、Q28等が設けられることに対応して一対の走査回路が設けられる。

この実施例では、産業用途にも適用可能とする

8

ため、インターレスモードの他に選択的な 2 行同 時走査、ノンインターレスモードでの走査を可能 にしている。画素アレイPDの右側には、次のような走査回路が設けられる。無度シフトレジスタ VSRは、読み出し用に用いられる出力信号SV 1. SV 2 等は、インターレスゲート回路!TG 及び駆動回路 V D を介して上記垂直走査線 V 1 ないし V 4 及びスイッチM O S F E T Q 8, Q 9 等のゲートに供給される。

上記インターレスゲート国路ITGは、インタレースモードでの乗直選択動作(水平走査動作)を行うため、第1(奇数)フィールドでは、垂直連査線V1、V2とV3の組み合わせで同時選択される。すなわち、奇数フィールド信号FAによって制御されるスイッチMOSFETQ18により、乗直シフトレジスタVSPの出力信号SV1は、水平信号線HS1を選択する無廣走査線V1に出力される。词機に、信号PAによって制御されるスイ

ッチMOSFETQ20とQ22によって、乗車 シフトレジスタVSRの出力信号SV2は、水平 信号線HS2とHS3を同時選択するよう垂直走 査線V2とV3に出力される。以下同様な順序の 組み合わせからなる一対の水平信号線の選択信号 が形成される。

また、第2(偶数)フィールドでは、垂直走査 線VIないしV4には、隣接する垂直走査線VI とV2及びV3とV4の組み合わせで同時選択される。すなわち、偶数フィールド信号FBによって制御されるスイッチMOSFBTQI9とQ2 1により、垂直シフトレジスタVSRの出力信号 SViは、水平信号線HSIとHS2を選択する 垂直走産線VlとV2に出力される。同様に、信 号FBによって制御されるスイッチMOSFBT Q23とQ25によって、垂直シフトレジスタV SRの出力信号SV2は、水平信号線HS3とH S4を同時選択するよう垂直走査線V3とV4に 出力される。以下同様な順序の組み合わせからな る一対の水平信号線の選択信号が形成される。 上記のようなインターレスゲート回路!TGと、次の駆動回路DVとによって、以下に説明するような複数機類の水平走査動作が実現される。

上記しつの垂直走査線VIに対応されたインタ ーレスゲート回路してひからの出力信号は、スイ ッチMOSFETQ14とQ15のゲートに供給 される。これらのスイッチMOSFETQ14と Q15の共通化されたドレイン電標は、端子V3 に結合される。上記スイッチMOSFRTQ14 は、罐子V3から供給される信号を上記垂直走査 線V1に供給する。また、スイッチMOSFET Q15は、上記端子V3から供給される信号を水 平信号線HS1を出力線VSに結合ささるスイッ チMOSFBTQ8のゲートに供給される。また、 出力信号のハイレベルがスイッチMOSFETQ 14、Q15によるしきい鍍電圧分だけ低下して しまうのを助止するため、特に制限されないが、 MOSFETQ140ゲートと、MOSFETQ 15の出力側(ソース側)との間にキャパシタC 1が設けられる。これによって、インターレスゲ

ı ı

ート側路ITCからの出力信号がハイレベルにされるとき、端子V3の電位をロウレベルにしておいてキャパンタC1にプリチャージを行う。この後、端子V3の電位をハイレベルにすると、キャパシタC1によるブートストラップ作用によって上記MOSFETQ14及びQ15のゲート電圧を昇圧させることができる。

上記垂直走金線V1に隣接する垂直走金線V2に対応されたインターレスゲート回路「TGからの出力信号は、スイッチMOSFBTQ16とQ17のがートに供給される。これらのスイッチMOSFBTQ16とQ17の共選化されたドレイン電極は、端子V4に結合される。上記なイッチMOSFBTQ16は、端子V4から供給される、まで、4ッチMOSFBTQ17は、上記端子V4から供給されるスイッチMOSFBTQ17は、上記端子V4から供給される信号を水平信号線リS2を出力線VSに結合ささるスイッチMOSFBTQ9のゲートに供給される。また、出力信号のハイレベルがスイッチMOSFBTQ16、Q17によるしきい

1 2

値電圧分だけ低下してしまうのを勧止するため、 特に制限されないが、MOSドピTQ16のゲートと、MOSドピTQ17の出力例(ソース例) との間にキャパンタC2が設けられる。これによって、上記詞様なタイミングで端子V4の電位を 変化させることによりキャパンタC2によるブートストラップ作用によって上記MOSドピTQ1 6及びQ16のゲート電圧を昇圧させることができる。

上記端子 V 3 は、奇数番目の垂直走査線(水平信号線)に対応した驅動用のスイッチM O S P B T に対して共通に設けられ、端子 V 4 は偶数番目の垂直走査線(水平信号線)に対して共通に設けられる。

以上のことから理解されるように、 端子 V 3 と V 4 に択一的に タイミング 信号を 供給すること 及び 上記インターレスゲート 回路 I T G による 2 行同時選択動作との組み合わせによって、インターレスモードによる読み出し動作が可能になる。 例えば、 奇数フィールド F A のとき、 端子 V 4 を ロ

ウレベルにしておいて、端子V3に上記垂直シフトレジスタVSRの動作と詞類したタイミング係号を供給することによって、垂直走着線(水平信号線)をV1(HS1)、V3(HS3)の順に選択することができる。また、偶数フィールドドBのとき、端子V3をロウレベルにしておいて、端子V4に上紀垂直シフトレジスタVSRの動作と同期したタイミング係号を供給することによって、垂直走査線(水平信号線)をV2(HS2)、V4(HS4)の順に選択することができる。

一方、上記端子 V 3 と V 4 を同時に上記同様に ハイレベルにすれば、上記インターレスゲート団 路 1 T G からの出力信号に応じて、 2 行同時走査 を行うことができる。この場合、上記のように 2 つのフィールド信号ド A と F B による 2 つの週面 毎に出力される 2 つの行の組み合わせが 1 行分上 下にシフトされるることにより、空間的重心の上 下シフト、 置い換えるならば、等価的なインタレースモードが実現される。

さらに、備えばFB信号のみをハイレベルにし

て、1つの垂直走査タイミングで、水平シフトレ ジスタHSRを2團動作させて、それに翻測して 端子V3とV4をハイレベルにさせることによっ て、Vi、V2、V3、V4の罐のようにノンイ ンターレスモードでの選択動作を実現できる。こ の場合、より高繭質とするために、水平シフトレ ジスタHSR及び垂直シフトレジスタVSRに供 給されるクロックが2倍の濁波数にされることが 望ましい。すなわち、端子H1とH2及び端子V 1とV2から水平シフトレジスタHSR及び垂直 シフトレジスタVSRに供給されるクロック信号 の潮波数を2倍の高い周波数にすることによって、 1 種際に60枚の顕像をノンインターレス方式に より読み出しことができる。なお、嫡子HIN及 びVINは、上配シフトレジスタHSR。VSR によってそれぞれシフトされる入力信号を供給す る端子である。

また、上配各無直走査線VI及びそれに対応したスイッチMOSFBTQ8のゲートと回路の接地電信点との間には、リセット用MOSFBTQ

1 5

10とQ1iが設けられる。これらのリセット用MOSFETQ10とQ1iは、他の無度走査線及びスイッチMOSFETに対応して設けられるリセット用MOSFETと共通に端子V2から供給されるクロック信号を受けて、上記選択状態の垂直走査線及びスイッチMOSFETのゲート電位を高速にロウレベルに引き抜くものである。

この実施例では、前述のように感度可変機能を付加するために、態度制御用の垂直シフトレジスタ V S R E、インターレスゲート 画路 I T G E B 砂 御用の各国路は、特に制限されないが、上記画案アレイ P D に対して、左側に記載される。これらの垂直シフトレジスタ V S R E、インターレスゲート 画路 I T G 及び駆動回路 D V E は、上記読み出し用の垂直シフトレジス ない B R 、インタレスゲート 回路 I T G 及び駆動回路 D V と同様なみ レ スケート 回路 I T G 及び駆動回路 D V と同様なるといびに下 A B E E からそれぞれ上 記列様なタイミング信号が供給される。この場合、

16

次に、この実施例の簡体機像装置における態度 制御動作を説明する。

説明を簡単にするために、上記ノンインターレスモードによる垂直走査動作を例にして、以下説明する。例えば、感度制御用の垂直シフトレジス

タVSRE、インターレスゲート圏路ITGB及 び駆動御路DVEによって、続み出し用の垂直シ フトレジスタVSR、インターレスゲート回路I TG及び騒動河路DVによる第1行目(垂直走査 線V1、水平信号線HS1)の読み出しに並行し て、鄭4行目(垂直走姿線V4、水平信号線HS 4) の選択動作を行わせる。これによって、水平 シフトレジスタHSRにより形成される水平走費 線H1、H2等の選択動作に同期して、出力信号 線VSには第1行目におけるフォトダイオードD 1、D2等に蓄積された光信号が時系列的に競み 出される。この読み出し動作は、端子Sから負荷 抵抗を介した上記光信号に対応した電液の供給に よって行われ、読み用し動作と同時にブリチャー ジ(りゃっと)動作が行われる。顕微な動作が、 第4行目におけるフォトダイオードにおいても行 われる。この場合、上記のような感度可変用の走 査囲路 (VSRE、ITGE、DVE) によって、 第4行目の読み出し動作は、ダミー出力線DVS に対して行われる。感度制御動作のみを行う場合、 嬢子RVには嫡子Sと同じパイアス電圧が与えられている。これによって、第4行目の各画業セルに既に蓄積された光信号の掛き出し、言い換えるならば、リセット動作が行われる。

したがって、上記垂直走査動作によって、傾み出し用の垂直シフトレジスタVSR、インターレスゲート開路ITG及び駆動開路DVによる第4行目(垂直走査線V4、水平信号線HS4)の鏡み出し動作は、上記第1行ないし第3行の読み出し動作の後に行われるから、第4行目に配置される画素セルのフェトダイオードの蓄積時間は、3行分の画素セルの練み出し時間となる。

上記に代えて、感度制御用の垂直シフトレジスタVSRB、インターレスゲート回路 I TGE及び駆動回路DVBによって、読み出し用の垂直シフトレジスタVSR、インターレスゲート回路 I TG及び駆動回路DVによる第1行目(垂直走査練V1、水平信号練HSI)の読み出しに並行して、第2行目(垂直走査練V2、水平信号練HS2)の選択動作を行わせる。これによって、水平

1 9

2 0

シフトレジスタHSRにより形成される水平走査 線日1、日2等の選択動作に同期して、自力信号 練VSには第1行目におけるフォトダイオードÐ 1、D2等に蓄積された光信号が時系列的に訛み 出される。この読み出し動作は、端子Sから負荷 抵抗を介した上記光信号に対応した電流の供給に よって行われ、魏み出し動作と開時にプリチャー ジ(リセット)動作が行われる。同様な動作が、 第2行目におけるフォトダイオードD3、D4等 においても行われる。これによって、上配第1行 目の読み出し動作と並行して第2行目の各演者を ルに既に蓄積された光信号の締き出し動作が行わ れる。したがって、上記垂直走査動作によって、 読み出し用の無慮シフトレジスタVSR、インタ ーレスゲート国路!TG及び駆動固路DVによる 第 2 行目(雖直走查線 V 2 、水平信号線 H S 2) の読み出し動作は、上紀第1行の読み出し動作の 後に行われるから、第2符目に配置される適素セ ルのフォトダイオードの蓄積時間は、1行分の画 素セルの読み出し時間となる。これによって、上

記の場合に比べて、フォトダイオードの実質的な 蓄積時間を1/3に減少させること、言い換える ならば、態度を1/3に低くできる。

上述のように、感度制御用の走査廻路によって 行われる先行する垂直走査動作によってその行の 画素セルがりセットされるから、そのリセット動 作から上記読み出し用の走査回路による実際な読 み出しが行われるまでの時間が、フォトダイオー ドに対する蓄積時間とされる。したがって、52 5行からなる菌業アレイにあっては、上記両垂道 走査问题による異なるアドレス指定と共進の水平 走査回路による顕常セルの選択動作によって、1 行分の読み出し時間を単位(羅小)として最大 5 25までの多段階にわたる蓄積時間、雲い換える ならば、525段階にわたる密度の設定を行うこ とができる。ただし、受光衝飛度の変化が、上紀 『画面を構成する走査時際に対して無視でき、実 置的に一定の光がフェトダイオードに入封してい るものとする。なお、最大感度(525)は、上 記感度制御用の走査樹路は非動作状態のときに得

ons.

第2図には、上記園体操像装置を用いた、自動 抜り機能を持つ機像装置の一実施例のブロック図 が示されている。

園体機像装置MIDは、上記第I図に示したよ うな感度可変機能を持つものである。この関体機 像装置MIDから出力される読み出し賃号は、プ リアンプによって増幅される。この増幅信号Vos t は、一方において園示しない信号処理側路に供 給され、例えばテレジジョン用の画像信号とされ る。上配増幅信号 Vost は、他方において自動紋 り制御用に利用される。すなわち、上記増幅信号 Vost は、ロウパスフィルタLPPに供給され、 その平均的な信号レベルに変換される。この信号 は、特に制張されないが、検波回数DRTに供給 され、ここで直流信号化される。感度期額回路は、 上紀緯波開路DETの出力低号を受けて、頭望の 絞り畳とを比較して、最適絞り量に対応した制御 信号を形成する。すなわち、感謝期級孤粋は、園 体機像装置MIDに削送のような走査タイミング

を制御するクロック信号を供給する駆動回路から の信号VIN、及びV1等を受けて、固体撮像装 羅MIDの競み削しタイミングを参照して、それ に実質的に先行する信号VINBを形成する。す なわち、上記タイミング信号VINを基準にして、 必要な紋り質(感度)に対応した先行するタイミ ング信号VINEを形成するものであるため、実 際には上記タイミング信号VINに遅れて信号V INEが形成される。しかしながら、繰り返し走 査が行われるため、上配鑑号VINBからみると、 次の画面の走査では信号VINが遅れるものとさ れる。すなわち、タイミング信号VINに対して 1 行分遅れてタイミング信号VINBを発生する と、次の走資面面では、タイミング信号VINE は、タイミング信号VINに対して524行分先 行するタイミング信号とみなされる。上記タイミ ング信号VIN及びVINEによって、各垂直シ フトレジスタVSR及びVSREのシフト動作が 開始されるから、前述のような感度可変動作が行 われる.

2 3

感度制御回路は、例えば電圧比較回路によって 所望の絞り輩に相当する基準電圧と、上記検波期 路DBTからの出力電狂とを比較して、その大小 に応じて、1段階づつ絞り量を変化させる。また は、応答性を漏くするために、上記525段難の 絞り置を2値化信号に対応させておいて、その最 上位ビットから上記電圧比較回路の出力信号に応 むて決定する。例えば、約1/2の絞り量(感度 256)を基準にして、検波関路DBTの信号が 基準電圧より大きいときには1/4(厳度12 8) に、小さいときには3/4 (密度384) と し、以下、それぞれの半分づつの絞り置を決定す る。これによって、態度525段階の中から1つ の最適絞り量を10回の設定動作によって得るこ とができる。上記紋の層の設定動作、食い嫌える ならば、感復観御用の垂直シフトレジスタVSR Bの初期数定動作(VINE)を垂直帰線期間に おいて行うものとすると、10枚分の画面からの 読み出し信号動作に応じて最適級り量の設定を行 うことができる。

2 4

この実施例の損像装置では、感度可変機能が固体機像装置MIDに内蔵されていること、及びその統み出し出力信号のレベルを判定して、電気的に上記感度を制御するものであるため、上記感度制御回路も半導体集積回路等により構成できるから、装置の小型軽量化及び高耐久性を図ることができる。

第3國には、上記港度制御回路に設けられる感 度制御用の信号発生回路の一実施例のブロック圏 が示されている。

上記のように525段階の密度制御を行うためには、信号VINに対して1ないし524行分にわたって位相が異なるように設定できる信号VINEを形成することが必要とされる。そして、上記のようにインターシスモードにおける奇数フィールドと偶数フィールドに対応して、それぞれ上記1ないし524行分にわたって位相が異なるように設定できる信号VINEを形成することが必要とされる。このため、10ビットのバイナリーカウンタ回路が2つ必要になってしまう。

感度制御データDATAは、演算回路AUに供給される。この演算回路AUは、上記指定された 感度 X から 2 6 3 を被算する。この被算結果が負 (X-263<0) なら制御信号 C をロウレベル にするとともに上記感度 X をそのまま出力する。 また、このときには、感度制御用の奇数フィール ド信号 P A E をハイレベルにする。一方、被算結 果が正( $X-263 \ge 0$ )なら、上記制御信号 C をハイレベルにするともとに、その被算結果(X

この実施例では、上記感度設定用のカウンタ回 数を簡素化するために、次の各回路が続けられる。

-263)を出力する。また、このときには感復 制御用の偶数フィールド信号FBEをハイレベル にする。ダウンカウンタ回路DWCTは、上記出 力信号X又はX-263が初期値として入力され る。このダウンカウンタ回路DWCTは、9ビッ トのカウンタ 回路からなり、上記初期値に応じた 針数動作を行う。

上記動御信号Cはアンド (AND) ゲート回路 Glに供給される。このアンドゲート回路Glの

他方の入力には、読み出し用の奇数フィールド信 号FAが供給される。そして、このゲート阿路G 1の出力信号は、スイッチSWの切り換えを指示 する。すなわち、スイッチSWは、奇数フィール ドPAのとき、上配被算結果が正なら同図に示す ように接点り捌に接続させる。これに応じて、信 号VINを受ける遅延回路Dしによって形成され る1行分遅れた信号VIN' が上記ダウンカウン 夕町終DWCTに入力される。また、スイッチS ₩は、上記新御信号℃がロウレベルか、又は偶数 フィールドなら接点a側に切り換える。これに拡 じて、信号VINが上記ダウンカウンタ回路DW CTに供給される。ダウンカウンタ回路DWCT は、上記スイッチSWを進した信号VIN'又は VJNを受けて、垂直シフトレジスタVSRに供 始されるクロック信号VIの計数動作を開始する。 このダウンカウンタ国路DWCTの出力が零にさ れたタイミングで、上記感度制御用の信号VIN 日が発生される。これによって、10ピットから なるもつのダウンカウンタ運路DWCTにより、

2 7

奇数及び偶数フィールドに対応した態度制御用のタイミング信号 VIN Bを形成することができる。 次に、第4 個に示したタイミング図を参照して、

次に、第4回に示したタイミング図を参照して、 上記第3回に示したブロック図の感度設定動作を 説明する。

解えば、窓度×を264に設定するとき、減算回路AIIは、264-263の減算結果(1)をダウンカンウタ回路りWCTにプリセットする。にの数フィールドFBBEをハイレベルにして所数フィールドに対応となる。大力信号VINを開発とであることを指示する。すなわち、統み別いて偶数フィールドの感度数定を行うことを掲示する。との数フィールドの感度数定を行うことをのには、を引いてスイッチSWは接点を関いたとき、がいる。といる、人力信号VINとは上記計数値としたがって、出力信号VINとは上記計数値

28

1のダンウ計数後、含い換えるならば、入力信号 VINに対して2行分遅れた発生される。この信号 VIN Bは、上記のように偶数フィールドドB 8に対応したものであるので、それを基準にすると、読み出し用の偶数フィールドドBの入力信号 VINに対して263-2-261(行)先行して速度制御用垂直シフトレジスタ VSRBがシフト動作を行うものとなる。これによって、最初の1フレームにおける偶数フィールドの読み出し動作に対して261(525-264)行分の走査時間に対応した蓄積時間(密度)の数定が行われる

また、次のフレームにおける奇数フィールドに 対応して演算回路 A U は、264 - 263の減算 結果(1)をダウンカンウタ回路 D W C T に プリ セットする。偶数フィールドでは信号 F A のロウ レベルによってスイッチ S W は接点 2 側に切り換 えられる。それ故、ダウンカウンタ回路 D W C T は、入力信号 V I N がそのまま供給されたとき、 その計数動作を開始する。したがって、出力信号 VINBは入力信号VINを基準にして上記計数値1のダンウ計数後、 書い換えるならば、 偶数フィールドに対応した入力信号VINEを基準に対ると、次のフレームにおける奇数フィールドド Aの入力信号VINに対して 2 6 2 - 1 = 2 6 1 (行) 先行して感度制御用重直シフトレジスタVSRBがシフト動作を行うものとなる。 すなわち、上記同機に奇数フィールドの読み出し動作に対して 2 6 1 (5 2 5 - 2 6 4) 行分の走査時間に対象した蓄積時間(感度)の影官が行われる。

これに対して、例えば密度 X を 2 6 0 に設定するとき、演算 同路 A U は 2 6 0 - 2 6 3 の被算結果 (-3) の負に応じて、上記感度 2 6 0 をそのままグウンカンウタ 回路 D W C T に ブリセットする。また、奇数フィールド P A B をハイレベルにして奇数フィールドに対応した感度設定用の垂直シフトレジスタ V S R R に対する人力信号 V I N を B の 般定であることを 指示する。すなわち、読み出し用の奇数フィールド用の入力信号 V I N を 用

いて次のフシームにおける奇数フィールドの恩度 設定を行うことを指示する。さらに、上記制御信 号でがロウレベルにされる。これによって、スイ ッチSWは接点a側に接続される。それ故、入力 信号VINがが供給されたとき、ダウンカウンタ 固路DWCTは、その計数動作を開始する。 した がって、出力信号VINBは上配計数値260の ダンウ計数後、蓄い換えるならば、入力信号VI Nに対して260行分遅れた発生される。この情 号VINBを基準にして、次のフレームでの奇数 フィールドFAの入力信号VINに対して525 - 260 = 265 (行) 先行して感度網御用垂直 シフトレジスタVSREがシフト動作を行うもの となる。すなわち、次のフレームにおける奇数フ ィールドの読み削し動作に対して265行分の走 査時間に対応した蓄積時間(感度)の設定が行わ n.a.

また、偶数フィールドに対応して演算回路 A U は、上記同様に感度 2 6 0 をそのまま ダウンカン ウタ回路 D W C T にプリセットする。また、偶数

3 1

フィールドFBBをハイレベルにして偶数フィールドに対応した歴度最定用の垂直シフトレジスタ VSRBに対する入力信号VINEの設定であることを指示する。すなわち、読み出し用の偶数フィールド用の入力信号VINを用いて次のフレームにおける偶数フィールドの恩度設定を行うことを指示する。以下の動作は、上記奇数フィールドでの感度設定と同様であるので、その説明を省略する。

このように、上記数定態度 X と、実際の調体機 集装 版 M I D の態度 Y とは補数 (Y = 5 2 5 -X) の関係にある。

上記の実施例から得られる作用効果は、下配の 適りである。

(1)二次元状に配列された複数個の概素セルの信号を時系列的に出力させる第1の定査問路に加えて、上記第1の定義問路による筆直走査方向の選択アドレスと独立したアドレスにより垂直走査方向の選択動作を行う第2の定査回路を設け、上記第2の定査回路によって第1の定査回路による延直走

3 2

査に対して先行する垂直走査を行わせることによって、上記2つの垂直走査の時間差に応じて光電 変換業子の蓄積時間を制御することが可能となる という効果が得られる。

図上記(I)の関体機像装置の読み出し信号を平均化して、所望の絞り量に相当する基準電圧との情報を により、上記第2 走査国路のアドレス指定情報を 形成し、このアドレス指定に対して大力の密度制御量を超えるアドレス指定に対し て次のフィールドの第1の走査・回路の入力タイト ング信号を発生させる。これによって、インターレス走査に対応した行数を形成する1つの自動 のよって、両フィールドに対応した自動 密度(自動紋り量) 設定を行うことができるという効果が得られる。

(3)上記(3)により、上記感度制御回路を半導体業績 国路装置により構成する場合、回路の簡素化が図 られるという効果が得られる。

(4) 上紀(3)により、レンズに機械的な絞り機構を用

いることなく、半導体集積開路化された電子回路 による自動紋り機構を設けることができる。これ によって、自動紋り機能を持つNTSC方式に対 応したテレビジョンカメラの小型軽量化を図るこ とができるという効果が得られる。

(6) 固体損俸装置の垂直方向の行数分に相当する多段階にわたる態度制御(絞り制御)が可能になるため、自動絞りの高品質の両像信号を得ることができるという効果が得られる。

の感度動作を護爾のJ校毎に高速に変化させることができるから、応答性の高い自動紋り制御が可能になるという効果が得られる。

以上本発明者によってなされた発明を実施例に 基づき具体的に説明したが、本発明は上記実施例 に限定されるものではなく、その要旨を逸散しない が範囲で種々変更可能であることはいうまでもない。 例えば、カウンタ廻路としては、上記ダウン カウンタ回路に代えてアップカウンタ回路を用い、 所定の計数値を計数したとき上記タイミング 信号 VINBを形成するものとしてもよい。また、自 動紋り置を設定するため、読み出し信号を処理するアナログ回路の構成は、上配単純に平均値を求めるものの他、ピーク値を求めてそれとの混合によって絞り量を設定する等額×の変形を採ることができる。

この発明に係る機像装置に用いられる固体機像 装置は、上配MOS型固体操像装置の他、例えば CCD(電荷移送繁子)を用いたものにも適用で きる。すなわち、読み出しが行われる行に対して 先行する行におけるフォトダイオードの電荷を挿 き出させるリセット 国路を態度設定用の走査回路により動作状態にし て速度可変機能が付加されるものであってもよい。 この発明は、上配のように感度可変にされ、イン ターレス方式による垂直走査が行われる固体機像 装置を用いた機像装置に広く利用できる。

### (発明の効果)

本欄において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。 すなわち、二次元状に配列され

3 5

た複数個の画素セルの信号を時系列的に出力させ る第1の走査団路に加えて、上記第1の走査団路 による垂直走査方向の選択アドレスと独立したア ドレスにより発剤主義方向の選択動作を行う第2 の走査網路を設け、上記第2の走査側路によって 第1の走春国路による接着走春に対して先行する **垂直走査を行わせることによって、感度可変にさ** れる固体操像装置の読み出し信号を平均化して、 所望の絞り量に相当する基準電圧との比較により、 上配第2走盗回路のアドレス指定情報を形成し、 このアドレス指定情報を受けて1フィールド分の 感度制御量を超えるアドレス指定に対して次のフ 4ールドの第1の走査回路の入力タイミング信号 を利用して上記第2走査回路の入力タイミング信 号を発生させる。これによって、インターレス走 査に対応した行数を形成する1つのカウンタ国路 によって、再フィールドに対応した自動感度(自 動紋の量)設定を行うことができる。

## 4、 図面の簡単な説明

第1國は、この発明に用いられる固体摄像装置

\_

の一実施例を示す要認回路図、

第2 図は、この発明に係る自動紋り機能を持つ 張像装置の一実施例を示すブロック図、

第3図は、その態度制御回路に用いられる感度 設定用の信号発生値路の一実施例を示すプロック 図、

第4階は、その動作の一例を説明するためのタ イミング図である。

PD・・画素アレイ、VSR・・続み出し用垂直シフトレジスタ、ITG・・読み出し用インターレスゲート回路、DV・・読み出し用駆動回路、VSRB・・密度設定用垂直シフトレジスタ、ITGB・・密度設定用軽動回路、HSR・・水平シフトレジスタ、MID・・個体機像装置、LPF・・ロウパスフィルタ、DBT・・検波回路、AU・・演算回路、DWCT・・ダウンカウンタ回路、DL・・遅延回路、SW・・スイッチ

代理人弁理士 小川 勝男



